¿Qué es el protocolo de comunicación del puerto serie?
El concepto de comunicación serie es muy sencillo: un puerto serie envía y recibe bytes poco a poco. Aunque es más lento que la comunicación paralela basada en bytes, un puerto serie puede enviar datos en una línea mientras recibe datos en otra línea. Es sencillo de operar y permite la comunicación a larga distancia. Por ejemplo, IEEE488 define el estado de paso paralelo como una longitud total del cable del dispositivo de no más de 20 metros y no más de 2 metros entre dos dispositivos cualesquiera, esto puede ser de hasta 1200 metros;
Los puertos serie se utilizan normalmente para transmitir caracteres ASCII. La comunicación se logra mediante tres cables: (1) tierra, (2) transmisión y (3) recepción. Debido a que la comunicación serie es asíncrona, un puerto puede enviar datos en una línea mientras recibe datos en otra línea. Se utilizan cables adicionales para el protocolo de enlace, pero no son necesarios. Los parámetros más importantes de la comunicación serie son la velocidad en baudios, los bits de datos, los bits de parada y la paridad. Para dos puertos de comunicación, estos parámetros deben coincidir:
a. Velocidad de transmisión: este es un parámetro que mide la velocidad de comunicación. Representa el número de bits transmitidos por segundo. Por ejemplo, si el protocolo requiere una velocidad de 4800 baudios, entonces el reloj será de 4800 Hz. Esto significa que la comunicación en serie se muestrea a 4800 Hz en las líneas de datos. Las líneas telefónicas suelen tener velocidades en baudios de 14400, 28800 y 36600. La velocidad en baudios puede ser mucho mayor que estos valores, pero la velocidad en baudios es mucho más alta que la velocidad en baudios de la línea de datos. Normalmente se utilizan velocidades de baudios altas para las comunicaciones entre instrumentos (normalmente dispositivos GPIB) colocados muy cerca.
b, Bits de datos: Esta es una medida de los bits de datos reales en comunicación. Cuando una computadora envía un paquete de información, los datos reales no serán de 8 bits, los valores estándar son 5, 7 y 8 bits. La forma de configurar esto depende del mensaje que desee enviar. Por ejemplo, los códigos ASCII estándar van de 0 a 127 (7 bits). El código ASCII extendido es de 0 a 255 (8 bits). Si los datos utilizan texto simple (ASCII estándar), se utilizan 7 bits de datos por paquete. Cada paquete hace referencia a un byte, incluidos bits de inicio/parada, bits de datos y bits de paridad. Dado que los bits de datos reales dependen de la elección del protocolo de comunicación, el término "paquete" se refiere a cualquier situación de comunicación.
c, bit de parada: se utiliza para indicar el último bit de un único paquete de datos. Los valores típicos son 1, 1,5 y 2 bits. Debido a que los datos se sincronizan en la línea de transmisión y cada dispositivo tiene su propio reloj, es posible que dos dispositivos en comunicación estén ligeramente desincronizados entre sí. Por lo tanto, el bit de parada no sólo señala el final de la transferencia, sino que también brinda a la computadora la oportunidad de corregir la sincronización del reloj. Cuantos más bits haya disponibles para los bits de parada, mayor será la tolerancia para diferentes sincronizaciones de reloj, pero más lenta será la velocidad de transferencia de datos.
d. Bit de paridad: comprobación sencilla de errores en comunicación serie. Hay cuatro tipos de detección de errores: par, impar, alto y bajo. Por supuesto, también es posible no tener ningún bit de paridad. En el caso de paridad par e impar, el puerto serie establecerá un valor en el bit de paridad (un bit después del bit de datos) para garantizar que los datos que se transmiten tengan un número par o impar de bits lógicos altos. Por ejemplo, si los datos son 011, entonces para paridad par, el bit de paridad es 0 para garantizar un número par de bits lógicos de orden superior. Para paridad impar, el bit de paridad es 1, por lo que hay 3 bits lógicos altos. Los bits alto y bajo realmente no verifican los datos, sino que simplemente configuran la suma de verificación lógica alta o baja. De esta manera, el dispositivo receptor conoce el estado de un determinado bit y tiene la oportunidad de determinar si hay ruido que interfiere con la comunicación o si los datos se envían y reciben no sincronizados.