¿Qué son Intel 3 e Intel 18A? Análisis de la hoja de ruta del proceso Intel 2025
Al igual que 80486 a Pentium, y de Pentium a Core, casi cada decisión importante de cambio de nombre de Intel traerá consigo un poderoso salto tecnológico. Esta vez, tomemos un momento para hablar sobre cómo entender la hoja de ruta de Intel para 2025.
Hablemos primero de los resultados.
Si desea comprender todo de forma sencilla, la siguiente tabla le ayudará a comprender los tiempos de Intel de la forma más sencilla. Como es habitual, existe una diferencia entre la tecnología que utiliza Intel para la producción y la venta minorista. Por ejemplo, cada nodo de proceso puede existir durante varios años. El hecho de que el nuevo proceso se implemente en productos reales aún depende del funcionamiento del mercado. Aquí se puede entender que AMD trabajará más duro para exprimir aún más la pasta de dientes de Intel.
Al mirar retrospectivamente la estrategia IDM2.0 presentada por Kissinger a principios de este año, se puede entender que la estrategia tiene tres elementos, a saber:
Se puede ver que si es el primero Intel enfatiza el primer punto y el tercer punto sobre cómo implementar su propio ritmo de desarrollo de nodos de proceso. Gelsinger dijo en la reciente conferencia telefónica sobre pronóstico de ganancias del tercer trimestre de 2021 que la producción diaria de obleas de 10 nm de Intel actualmente excede los 14 nm, lo que muestra que Intel ha logrado la transformación al proceso de 10 nm. Al mismo tiempo, en junio de este año, Intel también declaró que la próxima generación de productos de 10 nm requerirá tiempo de verificación adicional para simplificar la implementación en productos empresariales en 2022.
(El paisaje del teléfono móvil es mejor para ver)
Aún es necesario señalar que, aunque Intel ha estado enfatizando la superioridad del proceso de 10 nm y productos equivalentes, los 7 nm y 5 nm reales diseñado por TSMC Ha superado la densidad de transistores de los chips producidos en masa de Intel y también ha superado a Intel en términos de envíos. Es por eso que Kissinger está promoviendo plenamente las reformas internas de Intel y obteniendo el apoyo de la junta directiva.
Pat Gelsinger
Así que el anuncio de la hoja de ruta esta vez se ha vuelto muy importante. Representará el ritmo estratégico de Intel para los próximos cuatro años, o para decirlo amablemente, el progreso de. exprimiendo pasta de dientes. En general, Intel está mejorando activamente el progreso de las actualizaciones de nuevos productos para hacer que la tecnología sea más modular y madura.
En la estrategia IDM 2.0, el operador que impulsa el desarrollo de todo el conjunto de tecnologías es Ann B. Kelleher, quien fue nombrada directora general de tecnología y fabricación de Intel el año pasado. Este departamento se creó en julio de 2020 y se centra en el desarrollo tecnológico puro. Ann Kelleher ha sido ingeniera en Intel durante 26 años y ha dirigido Fab 24 (Irlanda), Fab 12 (Arizona, EE. UU.) y Fab 65438.
Ann Kelleher
En la reunión, la Dra. Anlekai dijo que hemos realizado investigaciones sobre proveedores, aprendizaje del ecosistema, estructura organizacional, estrategias de diseño modular y planes de contingencia. El equipo técnico también funcionará de una manera más ágil. Intel define su objetivo de volver al liderazgo tecnológico como el "índice de rendimiento por vatio", lo que también significa que el rendimiento máximo del chip sigue siendo una parte importante de la estrategia de desarrollo de Intel.
Fab 11X
A continuación, comencemos nuestra larga charla.
Nueva denominación para los procesos Intel: ¿Qué pequeña redefinición?
Intel ha cambiado el nombre de los procesos para alinearse mejor con las prácticas actuales de nomenclatura de la industria. Obviamente, en términos de métodos de marketing, la forma más eficaz es unirse entre sí y confiar en los líderes de la industria para remodelar las reglas de la industria. Intel es bastante valiente.
De hecho, en la percepción pública, la tecnología Intel de 10 nm es equivalente a TSMC de 7 nm, lo cual ya no es desconocido. Cuando el plano 2D pasó al 3D FinFET, la expresión digital no estaba directamente relacionada con la situación física y Samsung tomó la iniciativa para convertirse en una herramienta de marketing. Este caos dura ya cinco años.
Ahora echemos un vistazo al diagrama de circuito publicado por Intel:
En 2020, Intel 10nm SuperFin. Aplicado a las soluciones de gráficos discretos Tiger Lake y Xe-LP SG1 y DG1, el nombre permanece sin cambios.
En la segunda mitad de 2021, Intel 7. El procesador escalable Xeon utilizado por Alder Lake y Sapphire Rapids, anteriormente conocido como Super Fin mejorado de 10 nm, es equivalente a un producto optimizado con transistores del proceso de 10 nm, con una relación de rendimiento por vatio aumentada del 10 % al 15 %. Entre ellos, Alderek ha comenzado la producción en masa y este es el núcleo de 12.ª generación que esperamos. Al mismo tiempo, en términos de GPU, Intel Xe-HP también pertenece a la categoría Intel 7.
En la segunda mitad de 2022, Intel 4. Anteriormente conocido como Intel de 7 nm, se utiliza en los procesadores Meteor Lake y Xeon Scalable de próxima generación y actualmente se encuentra en pruebas de laboratorio. Intel espera que la relación rendimiento/vatio sea un 20% mayor que la generación anterior.
Intel 4 utilizará litografía ultravioleta (EUV) más extrema principalmente en el proceso back-end (BEOL).
En la segunda mitad de 2023, Intel 3. Anteriormente conocido como Intel 7nm+, aumentará el uso de EUV y bibliotecas de alta densidad. Aquí es donde entra en juego la nueva estrategia modular de Intel. Por ejemplo, los procesos Intel 3 e Intel 4 disfrutarán de algunas características. En comparación con Intel 4, Intel 3 puede lograr aproximadamente una mejora del 18% por vatio.
En 2024, Intel 20A. A partir de aquí, se trata de un punto de inflexión en el proceso de Intel. ¿A significa Amy? ¿ngstr? m, 10? Igual a 1 nm, antes llamado Intel 5 nm. Debido a que Intel cambiará de FinFET a RibbonFET en este momento, que es la dirección de GAAFET, el nombre original de 5 nm es en realidad inexacto. Al mismo tiempo, Intel también utiliza la tecnología PowerVia en esta generación de tecnología para separar el módulo de alimentación y el módulo de computación tanto como sea posible para garantizar que no se interfiera con la señal.
En 2025, Intel 18A. Ya sea una reunión de comunicación técnica o el intercambio del director de producto de Intel en ChinaJoy2021, los detalles compartidos básicamente terminarán con Intel 20A, pero de hecho, después de 2025, el proceso de Intel ingresará a Intel 18A. Aquí se utilizará la última máquina de litografía EUV de ASML con alta NA para hacer que la operación de litografía sea más precisa. Intel dijo que se han convertido en el principal socio de ASML en alta NA y ahora han comenzado a probar el primer modelo de alta NA.
Si clasificamos brevemente la información anterior, podemos ver una idea muy clara:
Aún es necesario tener en cuenta que los nodos de tiempo anteriores solo representan el momento en que el nodo de proceso puede estar listo. De hecho, los lanzamientos de productos seguirán siendo fluidos. Por ejemplo, Alder Lake que utiliza tecnología Intel 7 estará disponible en el CES de este año hasta principios del próximo, mientras que Sapphire Rapids podría estar disponible en 2022.
¿Por qué cambiar el nombre del proceso de fabricación?
Este es probablemente el punto que más preocupa a la mayoría de los jugadores. Ya sea Intel o sus competidores Samsung y TSMC, el uso de nombres de densidad de proceso más pequeña para mostrar la competitividad de los productos sigue siendo el enfoque principal. Si Intel utiliza una convención de nomenclatura de procesos ilimitada similar a la de TSMC y Samsung, es posible que el departamento de marketing aún deba transmitir que la densidad de transistores de Intel es aún mucho mayor con el mismo nombre de proceso.
Por lo tanto, cambiar la ruta de nombres puede ser la forma más inteligente y también puede expresar que todavía hay una mejora significativa en el rendimiento real sin mejorar los nodos del proceso. Tomemos Intel 7 como ejemplo. El nombre largo original es super aleta mejorada de 10 nm, que equivale a un producto avanzado de super aleta de 10 nm. Parece que Intel está volviendo a sacar pasta de dientes.
En realidad, este no es el caso. Por ejemplo, SuperFin de 10 nm a 10 nm parece ser solo un nombre más largo, pero en realidad utiliza un nuevo diseño de condensador SuperMIM, que genera un aumento de frecuencia de más de 1 GHz. Por lo tanto, seguramente significará cambios finales en el rendimiento entre 10 nm Super Fin e Intel 7. A juzgar por el juicio preliminar actual, cada generación de progreso tecnológico puede generar al menos una mejora del rendimiento por vatio del 5% al 10%, y los cambios son obvios.
De hecho, tanto Samsung como TSMC han tenido esta idea de naming. Por ejemplo, Samsung continuará optimizando el diseño del nodo 8LPP y luego derivará 6LPP, 5LPE y 4LPE. Sólo con 3GAE se completará una nueva iteración tecnológica. De manera similar, TSMC de 10 nm y 7 nm son en realidad diseños optimizados del proceso de 16 nm y pertenecen al mismo nodo de proceso. Pero si observamos el desarrollo de Intel desde Intel 7 hasta Intel 3, ambos se completarán y las iteraciones del proceso se completarán más rápido. Esta es también una de las medidas importantes para que Intel vuelva a su punto máximo.
Por cierto, si Intel cambia el nombre de 14nm+ a 13nm y de 14nm++ a 12nm antes de que TSMC envíe productos de 5nm en lotes, la situación de Intel puede no parecer demasiado grande.
ASML juega un papel clave
En el informe de Intel, encontraremos que ASML se vuelve muy crítico en cualquier momento. Como es la única empresa en el mundo que puede proporcionar a Intel máquinas de producción, Intel está destinada a gastar mucho dinero en ASML y seguir invirtiendo en tecnología.
En este campo de la tecnología de semiconductores, que se acerca a la "Cúpula de Dios", es completamente fantástico esperar un monopolio. Ya en 2021, Intel, Samsung y TSMC invirtieron en ASML para acelerar el desarrollo de EUV y migrar obleas de 300 mm a obleas de 4500 mm. En particular, la inversión de Intel de 265.438+0 mil millones de dólares les dio una participación del 65.438+00% en ASML, e Intel también declaró que continuará invirtiendo hasta que aumente al 25%.
Curiosamente, ASML ha alcanzado los 268 mil millones de dólares en 2021, lo que ha superado el valor de mercado de Intel.
TSMC informó en agosto de 2020 que el 50 % de las máquinas de litografía EUV de ASML se utilizan para tecnología de vanguardia, pero hasta ahora, Intel no ha fabricado ningún producto que utilice EUV hasta Intel 4 La tecnología back-end (BEOL ) aumentará los esfuerzos. En este momento, ASML todavía tiene 50 máquinas de litografía EUV retrasadas en la entrega. Planea producir de 45 a 50 máquinas de litografía EUV en 2021, y la producción alcanzará de 50 a 60 unidades en 2022. Cada dispositivo cuesta 150 millones de dólares y su instalación tarda de cuatro a seis meses.
La escasez de ASML también puede ser la razón por la que Intel eligió Intel 4, pero lo más importante es que la tecnología EUV de próxima generación de ASML, alto NA EUV, se convertirá en una de las principales tecnologías de fabricación de Intel. NA está relacionado con la apertura numérica del alineador de máscara EUV. En pocas palabras, el ancho del haz se puede aumentar nuevamente antes de que el haz EUV llegue a la oblea. Cuanto más ancho y fuerte sea el haz que incide en la oblea, con mayor precisión se podrá trazar el circuito.
Pero si confiamos en la tecnología actual, generalmente utilizaremos el mapeo de reconstrucción doble de características litográficas unidimensionales o bidimensionales, o el mapeo de reconstrucción cuádruple para lograr efectos similares, pero esto reducirá seriamente el rendimiento. y el alto NA EUV no sufre este problema, lo que obviamente está más en línea con las expectativas de Intel.
Si todo va bien, Intel podría obtener su primera máquina de litografía EUV con alto NA en 2024 y luego aumentarla gradualmente. Cuanto mayor sea el número, mejor será para el rendimiento y la ventaja de Intel.
Pasando al punto tecnológico 1: Strip FET
Mejores alineadores de mascarilla no son suficientes. El diseño de chips será otro peso para que Intel vuelva a su punto máximo. Aquí, Intel se centra en RibbonFET y PowerVias.
Actualmente se cree generalmente que una vez que el FinFET convencional pierda su impulso de crecimiento, toda la industria de fabricación de semiconductores recurrirá a GAFET, que es el diseño del transistor de puerta (GAFET) mencionado en Intel 20A. Para que sea más fácil de entender para todos, Intel lo llamó RibbonFET.
Los RibbonFET cuentan con múltiples capas de transistores de ancho flexible para impulsar la corriente. A diferencia de los FinFET, que dependen de múltiples aletas cuantificadas para la altura de la celda y múltiples trazas de aletas para la fuente/drenaje, RibbonFET permite una longitud variable de aletas individuales y permite la optimización de la potencia, el rendimiento y el área de cada celda individual, lo que significa que los módulos de cada unidad pueden redefinir la actualidad, diversificando los cambios.
Información de Samsung
Intel también es uno de los impulsores de GAAFET. En el PPT de demostración de RibbonFET, podemos ver que se utilizan dispositivos PMOS y NMOS, y parece una estructura de 4 pilas. Cuantas más pilas haya, más complejos se volverán los pasos de procesamiento adicionales.
Sin embargo, Intel se queda atrás en velocidad en comparación con sus competidores. TSMC planea hacer la transición a GAAFET en el proceso de 2 nm, y el nodo temporal será después de 2023. Samsung planea implementar más productos en el proceso 3GAP, y el nodo temporal también es 2023. RibbonFET de Intel no estará disponible hasta la primera mitad de 2024 y los productos reales deberán retrasarse algún tiempo.
Punto 2 de tecnología de cambio: powervias
PowerVias es otro diseño importante de Intel 20A.
El diseño de circuito moderno comienza desde la capa de transistor M0 y superpone continuamente capas metálicas adicionales de gran tamaño para resolver el problema de cableado entre transistores, caché de procesador, unidades informáticas y otros componentes. Los procesadores de alto rendimiento suelen tener de 10 a 20 capas metálicas, y los transistores más externos son responsables de la comunicación externa.
En PowerVias, el transistor se coloca en el medio del diseño, las líneas de comunicación se colocan en un lado del transistor, lo que permite que todos los componentes entre los chips se comuniquen, y todo el diseño relacionado con la energía se coloca en el otro lado, para ser más precisos, es la parte trasera del transistor, que es lo que solemos llamar la fuente de alimentación trasera.
En general, separar la parte de alimentación y la parte de comunicación puede simplificar muchos problemas innecesarios, como la interferencia de señal causada por la fuente de alimentación. Por otro lado, distancias de comunicación más cortas pueden reducir las pérdidas de energía y permitir modos de funcionamiento más eficientes.
Por supuesto, la fuente de alimentación trasera no es perfecta, lo que impone mayores requisitos en cuanto a diseño y fabricación. Por ejemplo, al diseñar y fabricar transistores, los defectos de diseño y fabricación deben descubrirse temprano, en lugar de alternar la fuente de alimentación y el diseño del transistor ahora. Al mismo tiempo, debido a que girar la parte de la fuente de alimentación significa que cuando se genera el calor real, se debe considerar el impacto del calor en la señal, etc.
Pero la tecnología de suministro de energía trasera se ha propuesto en la industria durante muchos años. En 2019, ARM e IMEC anunciaron conjuntamente la implementación de una tecnología similar en ARM Cortex-A53 utilizando un proceso de 3 nm. Especialmente con el diseño actual, es difícil obtener un alto rendimiento equivalente a partir de las actualizaciones de los nodos de proceso, por lo que cambiar la idea de diseño es sin duda una solución razonable.
Embalaje de próxima generación: EMIB y Foveros
Además de los nodos de proceso, Intel también necesita promover la tecnología de empaquetado de próxima generación. La demanda de chips de alto rendimiento y el difícil desarrollo de nodos de proceso han hecho que el procesador ya no sea un único chip de silicio, sino una combinación de innumerables chips y módulos más pequeños, por lo que se necesitan mejores tecnologías de empaquetado y puenteo.
Intel EMIB y Foveros son dos de ellos.
Puente de interconexión de múltiples chips integrado
La tecnología de puente se diseñó originalmente para unir chips planos 2D. En términos generales, la forma más sencilla para que dos chips se comuniquen entre sí es formar una ruta de datos a través del sustrato. Un sustrato es un circuito impreso que consta de capas de material aislante intercaladas con pistas grabadas y rastros metálicos. Según la calidad del sustrato, los protocolos físicos y los estándares de uso, se puede concluir que se puede lograr consumo de energía, pérdida de ancho de banda, etc. al transmitir datos, y es la opción más barata.
Una forma avanzada de sustrato tiene dos chips unidos por una capa intermedia. El intercalador suele ser una pieza grande de silicio lo suficientemente grande como para conectar dos chips. Al igual que los sockets, las obleas de silicio proporcionan interfaces correspondientes para diferentes chips y, debido a que los datos se mueven de una oblea de silicio a otra, el consumo de energía es mucho menor que el del sustrato y el ancho de banda también es mayor. La desventaja es que la oblea de silicio también requiere fabricación adicional como placa adaptadora. El proceso de fabricación suele ser superior a 65 nm y los chips involucrados son lo suficientemente pequeños; de lo contrario, no se puede reducir el costo.
Intel EMIB resulta ser una combinación de oblea y sustrato de silicio tipo sándwich. En lugar de utilizar una placa adaptadora grande, Intel utiliza pequeñas obleas de silicio incrustadas en el sustrato para convertirse en un puente con zócalos, de modo que el rendimiento del puente no se vea afectado por el alto costo de las obleas de silicio y la ineficiencia del sustrato.
Sin embargo, incrustar EMIB en un sustrato no es fácil. Intel ha invertido varios años y dinero en perfeccionar esta tecnología, e inevitablemente surgirán problemas de rendimiento durante el proceso de construcción del puente. Incluso si cada chip puede alcanzar el 99% de frecuencia forestal, una vez que se puentean varios chips al mismo tiempo, caerá al 87%.
Actualmente existen varios productos con tecnología EMIB en el mercado, incluidas las series Stratix FPGA y Agilex FPGA, así como Kaby Lake-G, que fue popular entre los consumidores hace algún tiempo e integra CPU Intel y GPU AMD. A continuación, Intel también planea utilizar esta tecnología en el procesador de gráficos de supercomputadora Ponte Vecchio, el Xeon Sapphire Rapids de próxima generación, el procesador de consumo Meteor Lake de 2023 y los chips relacionados con la GPU.
En el diagrama de cableado de EMIB, Intel planea seguir reduciendo el espacio de contacto de EMIB en los próximos años para obtener un mayor rendimiento de la conexión. El EMIB de primera generación lanzado en 2017 tiene un paso de contacto de 55 micrones, el EMIB de segunda generación alcanzará los 45 micrones y el EMIB de tercera generación puede alcanzar los 35 micrones.
Foveros: Música superpuesta real
En 2019, Intel utilizó la tecnología de apilamiento de chip a chip de Foveros por primera vez en Lakefield. Aunque el procesador móvil de bajo consumo Lakefield ha sido descontinuado, la tecnología de apilamiento de chip a chip se ha vuelto popular en otros productos. El apilamiento de chips es muy similar a la tecnología de intercalador en EMIB, excepto que el intercalador superior y el sustrato requieren potencia activa total del chip superior. Por ejemplo, el procesador Lakefield utiliza un proceso de 10 nm, pero los canales PCIe, las interfaces USB, la seguridad y el IO están conectados mediante el proceso de bajo consumo 22FFL.
Aunque todavía pertenece a la categoría de escalado 2D de la tecnología EMIB, de hecho, esta operación ha completado una pila 3D completa, con menos consumo de energía y mejor conectividad. El Foveros de primera generación tiene un espacio de contacto de 50 micrones, mientras que el Foveros de segunda generación puede alcanzar un espacio de contacto de 36 micrones, duplicando la densidad de conexión y se utilizará en el procesador Meteor Lake de consumo como muy pronto.
Si has oído hablar de Intel Packaging Technology, abreviado ODI, Omni-Directional Interconnect, es posible que hayas oído hablar de ella. Así se llama una tecnología de envasado que permite el uso de silicio en voladizo y que se ha convertido en la tercera generación de Foveros Omni en Foveros.
Foveros Omni elimina la restricción de tamaño de chip superior original de los Foveros de primera generación, permitiendo apilar múltiples chips por capa. Debido a que Foveros Omni permite que los pilares de cobre se extiendan a través del sustrato hasta la fuente de alimentación, resuelve el dilema de la interferencia local causada por las vías de silicio (TSV) de alta potencia en las señales. En este momento, el paso de contacto de Foveros Omni se reduce a 25 micrones. Si todo va bien, el Foveros Omni estará listo para su producción en masa en 2023.
Luego, el Foveros Direct de cuarta generación puede reducir la distancia de contacto a 10 micrones, la densidad es 6 veces mayor que la del Foveros Omni y utiliza conexiones totalmente de cobre, con menor consumo de energía y resistencia. La fecha de lanzamiento también es 2023, sincronizada con Foveros Omni, soluciones para diferentes costos y situaciones.
Escrito al final: Los avances en el rendimiento eventualmente se producirán.
Intel nos ha pintado un gran plan para la fabricación de chips en 2025. Detrás del enorme plan, puede haber cientos de proveedores y clientes negociando. Para promover este plan, Intel no escatimó esfuerzos para contratar expertos e investigadores que hayan trabajado en Intel, promoviendo así el progreso de la investigación actual.
Si queremos lograr un gran avance en potencia por vatio, debemos seguir avanzando en tecnología, embalaje y diseño. Al mismo tiempo, también debemos tener en cuenta las necesidades reales de los clientes y las necesidades reales de los clientes. Debemos lograr un equilibrio multifacético fácil, pero al menos vemos que Intel está llena de determinación para volver a la cima.