Un problema en la tecnología electrónica digital
Resumen: Con el desarrollo de la tecnología electrónica, sus aplicaciones en diversos campos se están generalizando cada vez más. La comprensión de la gente al respecto se ha profundizado gradualmente. La gente también utiliza la tecnología electrónica y conocimientos relacionados para resolver algunos problemas prácticos. Tales como: diseño y fabricación de contestadores automáticos inteligentes. El contestador automático es un equipamiento habitual y necesario en las preguntas de competición. En principio, se trata de un circuito digital típico. El contestador automático digital consta de un circuito principal y un circuito de expansión. El circuito de codificación de prioridad, el circuito de bloqueo y decodificación emiten las señales de entrada de cada grupo en la pantalla; el host presiona el botón de inicio para enviar una señal de inicio, y las dos partes anteriores constituyen el circuito principal. La función de sincronización la realiza el circuito de sincronización y constituye un circuito de expansión. Después de cablear, soldar, depurar y otros trabajos, se forma un contestador automático digital. Se utiliza un codificador de prioridad para decodificar el número del jugador que tiene derecho a responder la pregunta primero y lo muestra en la pantalla LED. Al mismo tiempo, el circuito debe bloquearse para evitar que otros jugadores vuelvan a hacerse con la respuesta. Cuando los jugadores terminen de responder las preguntas, el moderador pondrá el sistema a cero.
Palabras clave: prisa por responder; sincronización; pestillo de puerta
Respuesta cuatro dispositivos
Resumen: Con el desarrollo de la tecnología electrónica, su aplicación en diversos campos está cada vez más extendida . La gente profundizó gradualmente su comprensión. La gente también utiliza la tecnología electrónica y conocimientos relacionados para resolver algunos problemas prácticos. Tales como: diseño y producción de respuestas inteligentes. La respuesta es que debe haber un dispositivo común en la competencia, que en principio es un circuito digital típico. RespuestaEl número de circuitos está controlado por el circuito principal y el circuito de expansión. El circuito codificador de prioridad, el pestillo y el circuito decodificador emiten la señal de entrada en la pantalla de la computadora host y consta de dos partes: el circuito principal comienza con el botón de inicio de arriba; El tiempo constituye una extensión del circuito mediante la función del circuito de temporización. Después del cableado, soldadura, pruebas, etc. Responda el número de piezas después del moldeado. Hay un codificador de prioridad en el circuito de respuesta, que se utiliza para codificar al primer jugador para obtener la respuesta correcta y mostrarla en la pantalla LED. También evita que otros jugadores bloqueen el circuito para responder nuevamente. Cuando el jugador ha terminado de responder, el moderador pone el sistema a cero.
Palabras clave: Respuesta; Tiempo; Aprovechar
Contenido
Capítulo 1 Tema y propósito de diseño
Sección 1 Tema de diseño
Sección 2 Propósito del diseño
Capítulo 2 Introducción a la función.................... ...1
La primera sección presenta las funciones principales............. .............1
Sección 2 Introducción a las funciones extendidas............ ............1
Capítulo 3 Diseño del plan general
Capítulo 4 Diseño del módulo unitario
Parte 1: El módulo de circuito que responde primero................... .... ................................................. ........................................................... .......................... ........................ ................
Sección 2 Módulo de circuito secuencial 5
Sección 3 Circuito de control 9
Capítulo 5 Ensamblaje y depuración...................................11
Referencia................... ............12
Gracias. .................... ........................13
Apéndice............ ............14
Capítulo 1 Elección y propósito del diseño
Sección 1 Tema de diseño
Tema de diseño: Diseño de un contestador automático para cuatro personas
Requisitos funcionales de diseño:
1. El host tiene un botón de inicio y un botón de reinicio. . Debes presionar el botón de inicio para comenzar a responder primero, de lo contrario es falta.
2. Utilizar pantalla de tubo digital. Después de una respuesta normal, se mostrará el número del equipo capturado. Si alguien comete una falta, se emitirá una breve alarma.
3. Si no hay respuesta dentro del tiempo especificado, significa que la pregunta no es válida después del tiempo de espera, lo que se indica con 0 parpadeando.
4. El botón de reinicio se utiliza para restaurar el estado de falta o tiempo de espera.
El propósito de diseño de la segunda sección
A través del diseño de este curso, los conocimientos teóricos de "tecnología electrónica analógica" y "tecnología electrónica digital" se utilizarán de manera flexible para consolidar la conocimientos aprendidos en la práctica y fortalecer las capacidades integrales, cultivar capacidades de diseño de circuitos, mejorar la tecnología experimental y estimular ideas innovadoras.
Capítulo 2 Introducción a las funciones
La sección 1 presenta las funciones principales
1. El contestador automático puede ser utilizado por hasta 4 personas, con los números del 1 al 4. .
Cada equipo está controlado por un botón (respectivamente S0~S3), y el reinicio del sistema y el interruptor de control de respuesta S son configurados y controlados por el anfitrión.
2. El transpondedor tiene una función de bloqueo de datos y utiliza un tubo digital LED para mostrar los datos bloqueados hasta que el host los borre.
3. El interruptor S sirve como interruptor de control para clasificar y responder (controlado por el host). Cuando se presiona el interruptor S, el circuito de respuesta se borra y cuando se suelta el interruptor S, se permite la respuesta. La entrada de la señal de respuesta de emergencia se realiza mediante los interruptores del botón de respuesta de emergencia S0~S3.
4. Cuando hay una entrada de señal de respuesta de emergencia (presione cualquiera de los interruptores S0~S3), se muestra el número de grupo correspondiente. En este momento, presionar cualquier otro interruptor de transpondedor no tiene ningún efecto y la luz indicadora aún "mantiene" el estado correspondiente cuando se presiona el primer interruptor.
Sección 2: Introducción a las funciones extendidas
1. El contestador automático tiene la función de respuesta programada y el tiempo de respuesta lo establece el host. Cuando el anfitrión del programa activa el botón "Inicio", se requiere que el temporizador realice una cuenta regresiva inmediatamente y aparezca en la pantalla.
2. Si un jugador pulsa la tecla de respuesta antes de comenzar su primera respuesta, recibirá una falta y sonará una alarma.
3. Los concursantes responden dentro del tiempo establecido y la respuesta es válida. El cronómetro deja de funcionar y el número del jugador y el tiempo punta se muestran en la pantalla hasta que el anfitrión borra el sistema.
4. Si el tiempo de respuesta programado ha expirado pero ningún concursante responde, la respuesta no será válida y el circuito de entrada se bloqueará. Después del tiempo de espera, los concursantes tendrán prohibido responder y sonará una breve alarma. El tiempo se mostrará como 0. .
Capítulo 3 Módulo de diseño del esquema general
Como se muestra en la Figura 3.1, es un diagrama de bloques general. Su principio de funcionamiento es el siguiente: después de encender la alimentación, el host configura el interruptor en el estado de "reinicio", el transpondedor está en estado deshabilitado, la pantalla digital se apaga y el temporizador muestra la hora establecida; pone el interruptor en el estado "inicio" y anuncia "inicio", el transpondedor funciona. El cronómetro cuenta atrás Cuando el jugador responde dentro de un tiempo fijo, el contestador automático completa el juicio de prioridad, el bloqueo de números y la visualización de números. Después de una ronda de respuestas, el cronómetro se detiene, se prohíbe la segunda respuesta y el cronómetro muestra el tiempo restante. Si responde primero, el moderador debe operar los interruptores de estado "Borrar" e "Iniciar" nuevamente.
Figura 3.1
Capítulo 4 Diseño del módulo de unidad
Sección 1 Módulo de circuito transpondedor
Este circuito cumple principalmente dos funciones:
1. Distinguir la secuencia de pulsaciones de botones de los jugadores, bloquear el número del primer contestador automático y decodificar el número de visualización del circuito de visualización (el circuito de visualización utiliza un tubo digital de siete segmentos);
2. Otros jugadores tienen prohibido presionar teclas y sus operaciones clave no son válidas.
El circuito se completa con el codificador de prioridad 74LS148 y el pestillo 74LS279.
1. Codificador de prioridad 74LS148
74LS148 es un codificador de prioridad de 8 a 3 líneas. La Tabla 4 muestra su tabla de verdad y la Figura 4.1.1 muestra su diagrama de pines.
Figura 4.1.1
Tabla 4 Tabla de verdad del codificador binario de 8-3 líneas 74ls 148
El principio de funcionamiento del 74LS148 es el siguiente:
El codificador tiene 8 entradas de señal y 3 salidas de código binario. Además, el circuito también está equipado con un terminal de habilitación de entrada ST, un terminal de habilitación de salida EO y un indicador de estado de trabajo de codificación de prioridad GS.
Cuando ST=0, el codificador funciona; pero cuando ST=1, no importa cuál sea el estado de los 8 terminales de entrada, los 3 terminales de salida son de nivel alto, el terminal de bandera de prioridad y el terminal de habilitación de salida. Todos son de alto nivel y el codificador no funciona. Esta situación se denomina entrada activa baja y salida activa baja. Cuando ST=0 y al menos un terminal de entrada tiene una señal de solicitud de codificación (0 lógico), el indicador de estado de trabajo de codificación de prioridad GS es 0. Indica que el codificador está en estado de funcionamiento, de lo contrario es 1.
Como se puede ver en la Tabla 4, cuando no hay una señal de entrada de bajo nivel en los 8 terminales de entrada y solo el terminal de entrada 0 (la prioridad más baja) tiene una señal de entrada de bajo nivel, Y2Y111 genera códigos bajo diferentes condiciones de entrada lo mismo, se puede distinguir por el estado de GS. Cuando GS = 1, cuando GS = 0, y2y 1 y0 = 111 representa el código de salida (salida de codificación) cuando el terminal de entrada de respuesta 0 es de nivel bajo. Ys generará 0 solo si ST es 0 y todas las entradas son 1. Se puede conectar con otro ST del mismo dispositivo para formar un codificador prioritario con más entradas.
No es difícil ver en la Tabla 4 que el orden de prioridad de entrada es 7, 6,..., 0. La señal válida de entrada es de nivel bajo. Cuando un terminal de entrada tiene una entrada de bajo nivel y el terminal de entrada con una prioridad mayor que la que no tiene una entrada de bajo nivel, el terminal de salida genera el código del terminal de entrada correspondiente. Por ejemplo, cuando 5 es 0 y las entradas 6 y 7 con mayor prioridad son ambas 1, el código de salida es 010. Así es como funciona el codificador de prioridad.
Dos. Latch 74LS279
En el 74LS279, dado que hay dos terminales de configuración en 2 de los 4 circuitos, úselo una vez para ordenar las dos entradas de configuración y úselas como 1, o fije la otra entrada en "H ". Además, como uso ligeramente modificado del 74LS279, también se pueden usar tres grupos como pestillos RS y los pestillos RS restantes se pueden usar como puertas NAND de 2 entradas.
Cuando la entrada de reinicio es "L", por ejemplo, el pin 1 se fija en "H", por lo que los pines 2 y 3 se pueden usar como entrada y el pin 4 se puede usar como salida. Esta conversión se muestra en la Figura 4.1.2.
Figura 4.1.2
El circuito de referencia del transpondedor se muestra en la Figura 4.1.3. Su proceso de funcionamiento: Cuando el interruptor S se coloca en el extremo "claro", el Flip-flop RS Todos los terminales están configurados en 0 y las salidas de los cuatro flip-flops están configuradas en 0, de modo que 74LS148 = 0, lo que lo hace en condiciones de funcionamiento. Cuando el interruptor S está en "Inicio", el transpondedor está en estado de espera. Cuando el reproductor presiona el botón (como S3), la salida de 74LS148 se bloquea mediante RS, 1Q=1, 74LS48 está en estado de funcionamiento, 4Q3Q2Q=100. Además, 1q = 1 desactiva el 74LS148 = 1, impidiendo otras entradas clave. Cuando se suelta y presiona la tecla, 74LS148 sigue siendo 1q = 1, 74LS148 = 1, por lo que 74LS148 todavía está en un estado deshabilitado, lo que garantiza que no habrá entrada de señal cuando se presione la tecla dos veces, lo que garantiza la prioridad del respondedor. Si hay otra ronda de respuestas, el anfitrión debe restablecer el interruptor S a "borrar" antes de la siguiente ronda de respuestas.
Figura 4.1.3
Sección 2 Módulo de circuito de temporización
Esta parte consta principalmente del circuito de generación de segundo pulso del temporizador 555 y el contador de suma y resta sincrónico decimal. El circuito de conteo de resta 74LS192, el circuito de decodificación 74LS48 y 1 tubo digital de 7 segmentos son circuitos relacionados. 74LS192 realiza el conteo de restas en conjunto, que se muestra en el tubo digital a través del circuito decodificador 74LS48, y su señal de reloj es proporcionada por el circuito de generación de reloj. El terminal de control de número preestablecido 74LS192 realiza el número preestablecido y el host del programa establece la hora de acuerdo con la situación.
* * * En el tubo digital de siete segmentos de cátodo, cuando alguien responde primero, el conteo se detiene y se muestra el tiempo de cuenta regresiva; si nadie responde primero, el tiempo de cuenta regresiva finaliza y el nivel es bajo; se envía al circuito de control de tiempo Control 74LS48 para hacer que 0 parpadee y, al mismo tiempo, la primera respuesta del jugador en el futuro no será válida.
1. El contador 74LS192
74LS192 tiene las siguientes funciones:
(1). Borrado asincrónico: CR=1, Q3Q2Q1Q0=0000.
(2). Configuración asincrónica: CR=0, LD=0, Q3Q2Q1Q0 = D3D1D0.
(3). Mantener: CR=0, LD=1, CPU=CPD=1, Q3Q2Q1Q0 mantiene el estado original.
(4) Conteo: CR=0, LD=1, CPU=CP, CPD=1, Q3Q2Q1Q0 cuenta según la ley de la suma.
(5) Cuenta atrás: CR=0, LD=1, CPU=1, CPD=CP, Q3Q2Q1Q0 cuenta según la ley de resta.
74LS192 es un contador decimal reversible con relojes duales.
CPU es la entrada del reloj de conteo y CPD es la entrada del reloj de conteo.
LD es el terminal de control de entrada preestablecido, preestablecido asíncrono.
CR es la entrada de reinicio, nivel alto activo, borrado de forma asincrónica.
CO es salida de acarreo: salida de pulso negativo después del estado 1001.
BO es una salida prestada: salida de pulso negativo después del estado 0000.
Figura 4.2.1
II. Decodificador 74LS48
El chip 74LS48 es un controlador de decodificación de tubo digital de siete segmentos de uso común, que se usa comúnmente en varios circuitos digitales y sistemas de visualización de sistemas informáticos de un solo chip.
Diagrama de disposición de pines 74LS48 (Figura 4.2.2):
Figura 4.2.2
3. Temporizador 555
555 El interno El diagrama de bloques del circuito del temporizador se muestra en la Figura 4.2.3:
Figura 4.2.3
La Figura 4.2.4 muestra la disposición de los pines externos del temporizador 555:
Figura 4.2.4
El temporizador 555 incluye dos comparadores de voltaje, tres resistencias en serie equivalentes, un flip-flop rs, un tubo de descarga T y una etapa de salida de potencia. Proporciona dos voltajes de referencia VCC/3 y 2VCC/3.
La función del temporizador 555 está determinada principalmente por dos comparadores. Los voltajes de salida de los dos comparadores controlan los estados del flip-flop rs y del tubo de descarga. Cuando se aplica voltaje entre la fuente de alimentación y tierra, cuando los cinco pines se dejan flotantes, el voltaje en el terminal de entrada inversor del comparador de voltaje C1 es 2VCC /3, y el voltaje en el terminal de entrada no inversor de C2 es VCC /3. Si el voltaje en el terminal de entrada TR del flip-flop es menor que VCC /3, la salida del comparador C2 es 1 y el flip-flop RS se puede configurar en 1, de modo que el terminal de salida OUT = 1. Si el voltaje en el terminal de entrada umbral TH es mayor que 2VCC/3 y el voltaje en el terminal TR es mayor que VCC/3, entonces la salida de C1 es 1 y la salida de C2 es 0. El flip-flop RS se puede configurar en 0 para que la salida sea de nivel 0.
Cuatro. Circuito de cronometraje
Primero configure el tiempo de respuesta y luego preestablezca el tiempo del contador a través del circuito de cronometraje. El circuito de sincronización se diseña utilizando el contador ascendente y descendente síncrono decimal 74LS192. El circuito se muestra en la Figura 4.2.5.
Figura 4.2.5
Sección 3 Circuito de control
El circuito de control incluye dos circuitos: control de sincronización y alarma.
1. El circuito de control de temporización debe tener las siguientes funciones:
1. El host apaga el interruptor y el circuito de respuesta multicanal y el circuito de temporización entran en estado normal;
2. Cuando el jugador presiona el botón, el circuito de respuesta y el circuito de sincronización dejan de funcionar;
3. Cuando se acaba el tiempo de respuesta y no hay respuesta, suena la bocina. y el circuito de respuesta y el circuito de sincronización dejan de funcionar.
Con base en los requisitos funcionales anteriores, el circuito de control de sincronización diseñado se muestra en la Figura 4.3.1. En la figura, la función de la puerta G1 es controlar la liberación y prohibición de la señal de reloj CP, y la función de la puerta G2 es controlar el terminal de habilitación de entrada de 74LS148. El principio de funcionamiento de la Figura 4.3.1 es que cuando el interruptor de control del host se coloca desde la posición "claro" a la posición "inicio", la salida del 74LS279 en la Figura 4.1.3 es 1Q=0, invertida por G3, a = 1, entonces la señal de reloj CP se puede aumentar a 70. Al mismo tiempo, cuando el tiempo de sincronización no ha expirado, la "señal de llegada de sincronización" es 1 y la salida de la puerta G2 es 0, lo que hace que el 74LS148 esté en el estado de funcionamiento normal, cumpliendo así el requisito de 1 función. Cuando el jugador presiona la tecla de prioridad de respuesta dentro de un tiempo fijo, es 1q = 1. Después de invertir G3, a = 0, la señal CP se bloquea y el temporizador sigue funcionando al mismo tiempo, la salida de la puerta G2 =; 1, 74LS148 está deshabilitado en estado de ejecución, cumpliendo así los requisitos de la función 2. Cuando se acaba el tiempo, la "señal de llegada del tiempo" es 0, lo que coloca al 74LS148 en un estado de funcionamiento inhabilitado y prohíbe a los jugadores responder. Al mismo tiempo, la puerta G1 está en un estado cerrado, bloqueando la señal CP y manteniendo el circuito de sincronización en el estado 00 sin cambios, cumpliendo así los requisitos de la función 3.
Figura 4.3.1
II. Circuito de alarma
El circuito de alarma compuesto por un temporizador 555 y un transistor se muestra en la Figura 4.3.2. Entre ellos, 555, R1, R2, C1, etc. Al formar un multivibrador controlable, la señal de salida sale a través de tres pines y conduce el altavoz a través de un triodo.
Figura 4.3.2
Capítulo 5 Montaje y Depuración
El contestador automático, el circuito de visualización de decodificación de tiempo, el circuito de control y el circuito de alarma se ensamblan de acuerdo con cada unidad. circuito en la caja de prueba. Luego siga los siguientes pasos para depurar:
1. Ensamble y depure el circuito del transpondedor para que funcione correctamente.
2. Montar y depurar el circuito de sincronización. Ingrese una señal de reloj de 1 Hz y observe si el circuito puede realizar una cuenta regresiva. Preste atención a si el circuito puede emitir una señal activa de bajo nivel cuando la cuenta regresiva llega a cero.
3. Montar y depurar el circuito de alarma y el circuito de control, y hacerlos funcionar correctamente.
4. Al depurar toda la máquina, preste atención a la relación de coordinación de sincronización entre los circuitos de cada unidad. Luego verifique la función de cada parte del circuito para que cumpla con los requisitos de diseño.
Referencia
[1] Zhou Liangquan, Fang Xiaoqiao. Tecnología electrónica digital. Beijing: Higher Education Press, 1994
[2] Kang·. Fundamentos de Tecnología Electrónica (Parte Digital). Beijing: Prensa de Educación Superior 2000
Ren Weimin. Aprendizaje de circuitos electrónicos digitales y orientación experimental. Beijing: Prensa Universitaria de Radio y Televisión
[4] Por Xie. ¿Diseño de circuitos electrónicos? ¿experimento? Pruebas (2ª ed.). Prensa de la Universidad de Ciencia y Tecnología de Huazhong, 2000.
Hou Danian. Tecnología electrónica digital. Beijing: Electronic Industry Press, 1999.
[6]Ouyang Xingming. lógica digital. Wuhan: Prensa de la Universidad de Ciencia y Tecnología de Huazhong, 2000
Hou Danian. Tecnología electrónica digital. Beijing: Electronic Industry Press, 1999.
Yang Xiaohui, Zhang Tong, Jiang Junhai. Diseño y producción de contestadores automáticos inteligentes. Revista de la Universidad de Changchun, 2000, 06(24-25)
Zhou Nanliang. lógica digital. Changsha: Prensa de Tecnología de la Universidad Nacional de Defensa, 1992.
[10]Yan. Circuitos electrónicos digitales. Beijing: Prensa de educación superior.
2007