Diseño de generador de señales de baja frecuencia.
Diseño de generador de señales de baja frecuencia
Resumen:
La síntesis digital directa (DDS) es una importante tecnología de síntesis de frecuencia con alta resolución y frecuencia. Con la ventaja De conversión rápida, tiene amplias perspectivas de aplicación en radar y comunicaciones y otros campos. Este artículo presenta los principios básicos y las características de funcionamiento de un chip DDS AD9850 de alto rendimiento y explica cómo utilizar este chip para diseñar una fuente de señal con una frecuencia que cambia entre 0 y 50
kHz y una fase. que es ortogonal para proporcionar Se introduce la interfaz de hardware y el proceso de software del chip AD9850 y el microcontrolador MCS51.
Palabras clave: chip AD9850 de fuente de señal de síntesis de frecuencia digital directa
Descripción general:
Con el rápido desarrollo de la tecnología digital, alta precisión y gran rango dinámico digital/ analógico Con la aparición y aplicación generalizada de los convertidores (D, A), ha surgido la tecnología de utilizar métodos de control digital para generar múltiples señales de frecuencia a partir de una fuente de frecuencia de referencia estándar, es decir, síntesis digital directa (DDS). Sus principales ventajas son: (1) Conversión de frecuencia rápida: el tiempo de conversión de frecuencia del DDS es corto, generalmente en el nivel de nanosegundos (2) Alta resolución: la mayoría de los DDS pueden proporcionar una resolución de frecuencia del orden de 1 Hz, y muchos pueden llegar a 0. 001 Hz; (3) Amplio rango de síntesis de frecuencia; (4) Ruido de fase bajo y alta pureza de la señal (5) Fase controlable: DDS puede controlar fácilmente la fase de la señal de salida y mantener el contacto de fase durante la conversión de frecuencia; La señal seno/coseno generada tiene buenas características ortogonales. Por lo tanto, es particularmente fácil utilizar la tecnología DDS para generar señales con una rápida conversión de frecuencia, alta resolución y fase controlable. Esto tiene perspectivas de aplicación muy amplias en los campos de la medición electrónica, los sistemas de radar y las comunicaciones FM. , contramedidas electrónicas, etc.
1. Composición de un generador de señales de baja frecuencia
La figura 2.7 es un diagrama de bloques de un generador de señales de baja frecuencia. Incluye principalmente oscilador principal, amplificador de voltaje, atenuador de salida, amplificador de potencia, transformador de impedancia y voltímetro indicador, etc.
(1) Oscilador principal
El oscilador de puente RC Wien tiene las características de pequeña distorsión de forma de onda de salida, amplitud estable, ajuste de frecuencia conveniente y amplio rango de frecuencia ajustable, por lo que es Ampliamente utilizado en el oscilador principal del generador de señales de baja frecuencia. El oscilador principal genera una señal sinusoidal de baja frecuencia consistente con la frecuencia del generador de señales de baja frecuencia.
El coeficiente de cobertura de frecuencia (es decir, la relación entre la frecuencia más alta y la frecuencia más baja) de cada banda del oscilador del puente de Viena es 10. Por lo tanto, para cubrir el rango de frecuencia de 1 Hz a 1 MHz, a Se requieren al menos cinco bandas. Para obtener una amplia cobertura de frecuencia sin dividir las bandas, a veces se utiliza un oscilador de baja frecuencia de diferencia de frecuencia. La Figura 2.8 muestra su diagrama de bloques. Suponiendo que f2 = 3,4 MHz, el rango ajustable de f1 es 3,3997 MHz ~ 5,1 MHz, entonces el rango de frecuencia de la señal de frecuencia de diferencia de salida del oscilador es 300 Hz (3,4 MHz-3,3997 MHz) ~ 1,7 MHz (5,1 MHz-3,4 MHz).
La desventaja del oscilador de diferencia de frecuencia es que requiere una alta estabilidad de frecuencia de los dos osciladores. Los dos osciladores deben estar lejos de componentes de calentamiento como tubos rectificadores y tubos de potencia, separados entre sí, y bien blindado.
(2) Amplificador de voltaje
El amplificador de voltaje tiene las funciones de almacenamiento en búfer y amplificación de voltaje. El propósito del almacenamiento en búfer es evitar que el circuito posterior afecte el funcionamiento del oscilador principal. Generalmente, se utiliza un seguidor de voltaje compuesto por un seguidor de emisor o un amplificador operacional. La amplificación consiste en hacer que el voltaje de salida del generador de señales alcance unas especificaciones técnicas predeterminadas. Para evitar que el cambio de resistencia del potenciómetro de ajuste de salida del oscilador principal afecte el factor de amplificación de voltaje, se requiere que la impedancia de entrada del amplificador de voltaje sea alta. Para no afectar el amplificador de voltaje al ajustar el atenuador de salida, se requiere que la impedancia de salida del amplificador de voltaje sea baja y tenga una cierta capacidad de carga. Para adaptarse a los requisitos de ancho de banda amplio del generador de señal, el amplificador de voltaje debe tener una banda de frecuencia amplia, una distorsión armónica pequeña y un rendimiento operativo estable.
(3) Atenuador de salida
El atenuador de salida se utiliza para cambiar el voltaje de salida o la potencia del generador de señal y se divide en ajuste continuo y ajuste por pasos. El ajuste continuo se logra mediante un potenciómetro y el ajuste por pasos se logra mediante un atenuador de pasos. La Figura 2.9 es un diagrama esquemático de un atenuador de salida de uso común. El potenciómetro RP en la figura es un regulador continuo (ajuste fino). Las resistencias R1 ~ R8 y el interruptor S forman un atenuador escalonado. El interruptor S es un regulador escalonado (grueso). ajuste).
Ajuste el engranaje de RP o cambie el interruptor S
(4) Amplificador de potencia y convertidor de impedancia El amplificador de potencia se utiliza para amplificar la salida de señal de voltaje por el atenuador para que el generador de señal alcance la salida de potencia nominal. Para adaptar diferentes cargas, el amplificador de potencia se conecta a un convertidor de impedancia, de modo que se pueda obtener una forma de onda con pequeña distorsión y máxima potencia de salida.
El convertidor de impedancia solo se utiliza cuando se requiere salida de potencia, y solo se necesita un atenuador para la salida de voltaje. El convertidor de impedancia es un transformador de salida de adaptación. Cuando la frecuencia de salida es de 5 Hz a 5 kHz, se utiliza un transformador de adaptación de baja frecuencia para reducir las pérdidas de baja frecuencia. Cuando la frecuencia de salida es de 5 kHz a 1 MHz, se utiliza un transformador de adaptación de alta frecuencia. . La impedancia de salida se cambia cambiando el número de vueltas secundarias del transformador de salida mediante un interruptor de banda.
2. Principio de funcionamiento y estructura
Hay tres formas en que el generador de señales de función genera señales: una es generar una onda cuadrada mediante un circuito Schmidt y luego transformarla en una forma de onda de onda triangular y una onda sinusoidal; la segunda es generar ondas sinusoidales primero y luego obtener ondas cuadradas y ondas triangulares; la tercera es generar ondas triangulares primero y luego convertirlas en ondas cuadradas y ondas sinusoidales; Aquí presentamos principalmente el primer método, es decir, el generador de señal de función de pulso
3 Las principales características de funcionamiento del generador de señal de baja frecuencia
En la actualidad, las principales características de funcionamiento. del generador de señal de baja frecuencia Como sigue:
①El rango de frecuencia es generalmente de 20 Hz ~ 1 MHz y se puede ajustar continuamente.
②Precisión de frecuencia ±(1~3)%.
③ La estabilidad de frecuencia es generalmente (0,1~0,4)%/hora.
④El voltaje de salida se puede ajustar continuamente de 0 a 10V.
⑤La potencia de salida se puede ajustar continuamente de 0,5 a 5W.
⑥Rango de distorsión no lineal (0,1~1)%.
⑦Impedancia de salida: 50Ω, 75Ω, 150Ω, 600Ω, 5kΩ, etc.
⑧Forma de salida: salida balanceada y salida desequilibrada.
4. Uso de generadores de señales de baja frecuencia
Existen muchos modelos de generadores de señales de baja frecuencia, pero sus métodos de uso son básicamente similares
(1 ) Comprenda la estructura del panel
Antes de usar el instrumento, debe analizar y comprender con paciencia y cuidado las funciones y el uso de cada perilla del interruptor según los símbolos de texto en el panel y las instrucciones técnicas, y evitar adivinar a ciegas. . Las partes relevantes en el panel del generador de señal generalmente están dispuestas de acuerdo con sus particiones funcionales, que generalmente incluyen: interruptor de selección de forma de onda, parte de sintonización de frecuencia de salida (incluida la banda, ajuste aproximado, ajuste fino, etc.), perilla de ajuste de amplitud (incluido el ajuste aproximado, fino). ajuste), interruptor de transformación de impedancia, indicador de voltímetro y su selección de rango, interruptor de encendido e indicación de energía, terminales de salida, etc.
5. Introducción del chip AD9850
AD9850 es un sintetizador de frecuencia directa producido por la empresa AD con un reloj máximo de 125 MHz y que utiliza tecnología CMOS avanzada. Está compuesto principalmente por un sistema DDS programable. , alto Se compone de tres partes: convertidor analógico a digital (DAC) y comparador de alta velocidad, que puede realizar síntesis de frecuencia controlada por programación completamente digital y tiene función de generación de reloj. El sistema DDS del AD9850 incluye un acumulador de fase y una tabla de búsqueda sinusoidal. El acumulador de fase consta de un sumador y un registro de fase de 32 bits. La salida del registro de fase se agrega a la palabra de control de fase externa (5 bits). tabla de búsqueda de senos. La tabla de búsqueda de senos es en realidad una tabla de conversión de fase/amplitud, que contiene información de amplitud digital de un ciclo de onda sinusoidal, y cada dirección corresponde a 0 en la onda sinusoidal. Uno 360. Un punto de fase en el rango. La tabla de búsqueda asigna la información de fase de la dirección de entrada a una señal de amplitud de onda sinusoidal y luego impulsa el convertidor DA de 10 bits para generar dos corrientes complementarias, cuya amplitud se puede ajustar a través de una resistencia externa. AD9850 también incluye un comparador de alta velocidad. Al conectar la salida del convertidor DA a este comparador a través de un filtro de paso bajo externo, se puede generar una onda cuadrada con una fluctuación muy pequeña. Esto hace que el AD9850 sea conveniente para usar como generador de reloj. . AD9850 contiene una palabra de control de frecuencia/fase de 40 bits, que se puede enviar al dispositivo en modo paralelo o en serie: el modo paralelo se refiere a ingresar 5 veces seguidas, ingresando 8 bits (1 byte) al mismo tiempo cada vez; significa ingresar 8 bits (1 byte) al mismo tiempo. El pin completa la entrada del flujo de datos en serie de 40 bits. Entre las palabras de control de 40 bits, se utilizan 32 bits para el control de frecuencia, 5 bits para el control de fase, 1 bit para el control de apagado y 2 bits para seleccionar el modo de trabajo.
En el modo de entrada paralela, la palabra de control externo se ingresa en el registro a través del bus de 8 bits D0-D7, el primer byte se carga en el flanco ascendente de W-CLK (reloj de entrada de palabra) y el puntero apunta al siguiente registro de entrada Después de que cinco flancos ascendentes consecutivos de W-CLK lean 5 bytes de datos en el registro de entrada, el flanco de W-CLK ya no funciona. Luego, cuando llega el flanco ascendente de rQ-UD (reloj de actualización de frecuencia), los datos de 40 bits se cargan desde el registro de entrada al registro de frecuencia/fase. En este momento, la frecuencia y la fase de salida del DDS se actualizan una vez y la frecuencia y la fase de salida del DDS se actualizan una vez. El puntero de dirección se restablece a la primera entrada. El registrador espera la siguiente entrada de palabra de control de frecuencia/fase.
6 Diseño de Hardware
Para generar dos señales sinusoidales con fases ortogonales y frecuencias controlables externamente, los datos de frecuencia de entrada externa (3 bytes) deben completarse mediante la programación del microcontrolador con el interno. Palabra de control de fase de frecuencia (5 bytes) del chip DDS38 (AD9850). La interfaz entre el microcontrolador 8051 y el chip AD9850 puede ser paralela o en serie. Este diseño utiliza una interfaz paralela de 8 bits. Dado que es necesario generar dos señales sinusoidales de VQ, se utilizan dos chips AD9850. Las frecuencias de estos dos canales son las mismas y la diferencia de fase es 90. . El puerto P1 (pines P1.0 a P1.7) del microordenador de un solo chip 8051 se utiliza como entrada de palabra de control externa. Los datos de frecuencia externos se leen a través de la interrupción 1 y la interrupción 0. Se leen tres veces seguidas. , correspondiente al número binario del valor de frecuencia; el puerto P0 de la computadora de un solo chip (pines P0.0-P0.7) se utiliza como salida de palabra de control de frecuencia/fase. Los datos se almacenan en el búfer de 8 bits. 74LS244 y luego se agrega a los terminales de entrada de palabra de control de 8 bits (pines DO-D7) de los dos chips AD9850. Al mismo tiempo, genera las señales de control de temporización DDS correspondientes (un reinicio1, dos reinicios2, un reloj de entrada de palabra W1, reloj de entrada de dos palabras W2, un reloj de actualización de frecuencia FU1, reloj de actualización de dos frecuencias FU2) y agréguelos al tubo correspondiente del pie del chip AD9850. La señal de reloj de referencia externa (dk4Om) del AD9850 tiene una frecuencia de 40 MHz y es generada por un oscilador de cristal. Las señales de control de señal de reinicio (reinicio), interrupción 0 e interrupción 1 (intO, int1) del microcontrolador 8051 son proporcionadas por el sistema de control externo, realizando así dos señales sinusoidales con fases ortogonales y frecuencia controlable. El circuito de interfaz de hardware de la fuente de señal DDS se muestra en la Figura 1
Figura 1 Circuito de interfaz de hardware de la fuente de señal DDS
Control de software
La función de este programa es Los datos de frecuencia de entrada externa deben convertirse a un formato aceptable para el chip DDS (AD9850) de acuerdo con ciertos protocolos y algoritmos, y se deben enviar las señales de control de fase y frecuencia correspondientes, para que el AD9850 pueda generar dos canales. de señales sinusoidales con fases ortogonales y señal de frecuencia controlable. Los algoritmos de programación de entrada, salida y transformación se detallan a continuación.
(1) Entrada
Sincronización de datos: lee 1 byte de datos de frecuencia en el flanco ascendente como entrada de interrupción internacional
Escritura de datos: la frecuencia se actualiza; una vez en el flanco ascendente y se utiliza como entrada de interrupción intO;
Datos de 8 bits: byte de frecuencia de entrada. Introdúzcalo 3 veces, como se muestra en la Figura 2.
(2) Salida
El programa de control del microcontrolador generará la siguiente señal de salida y la agregará al pin correspondiente del chip DDS (AD9850):
reset1: un reinicio DDS (pin 22 de AD9850 hasta el final);
reset7. : Restablecimiento de DDS de dos canales (-canal AD9850 pin 22);
w1: sincronización de datos de un canal (AD9850 de un canal pin 7);
w2: datos de dos canales; sincronización (dos canales AD9850 pin 7);
ful: un canal de escritura de datos (un canal de AD9850 pin 8);
fu2: dos canales de escritura de datos (dos canales de); AD9850 pin 8);
Puerto P0 (P0.0 a P0.7): salida de datos de frecuencia/fase de 8 bits (pin DO-D7 de AD9850).
(3) Algoritmo: Para el algoritmo de conversión entre los datos de frecuencia de entrada F (3 bytes) del microcontrolador y los datos de frecuencia de salida ΔP (4 bytes) en el programa, consulte la Ecuación (2)
Donde CLKIN es el reloj de referencia externo (40 M Hz).
(4) Flujo del programa: todo el programa consta de tres partes: el programa principal, la subrutina de interrupción 0 y la subrutina de interrupción 1.
El programa consta de tres partes. Se omite el diagrama de flujo.
8 Conclusión
Se probaron las formas de onda de salida de la fuente de señal diseñada en diferentes frecuencias y los resultados pueden cumplir plenamente con los indicadores de rendimiento requeridos. Además, el AD9850 funciona de manera confiable, tiene bajos requisitos en la forma de onda del reloj de referencia, tiene una señal de salida estable y una alta relación señal-ruido. Es un chip rentable y se usa ampliamente en mediciones electrónicas y comunicaciones de salto de frecuencia. , sistemas de radar y otros campos.
9 Agradecimientos
A través del diseño del generador de señales de baja frecuencia, me di cuenta profundamente de la importancia y autenticidad de la frase "integración de teoría y práctica". Y a través del diseño de este curso, no solo aprendí conocimientos teóricos que no conocía antes, sino que también consolidé los conocimientos que conocía antes. Lo más importante es comprender el conocimiento de los libros en la práctica y comprender el verdadero significado de aplicar lo aprendido. También entiendo por qué el profesor nos pidió que diseñáramos bien este curso. Él debe enseñarnos cómo utilizar el conocimiento que hemos aprendido para resolver problemas prácticos y mejorar nuestra capacidad práctica. En todo el proceso, desde el diseño hasta la soldadura del circuito y la depuración, personalmente creo que la parte de depuración es la más difícil, porque los valores que usted calcula teóricamente no son necesariamente los mejores parámetros en la práctica. observando los efectos. Lograr lo mejor. La depuración de parámetros es un proceso de acumulación de experiencia, sin experiencia es imposible completarlo en poco tiempo, y este también puede ser un aspecto importante que el profesor nos exige mejorar.
Referencias:
1 Gao Weidong． esperar. Desarrollo de la fuente de señal del chip AD9850 DDS J． Investigación y Exploración de Laboratorio
Exploración, 2000, (5).
2 Shi Xiong． esperar. El principio de funcionamiento del chip DDS AD9850 y su interfaz con el microcontrolador J. Componentes electrónicos extranjeros, 2001. (5)．
(上