Red de conocimientos turísticos - Conocimientos sobre calendario chino - ¿Qué es un procesador multinúcleo? El futuro de los procesadores multinúcleo

¿Qué es un procesador multinúcleo? El futuro de los procesadores multinúcleo

Aunque los CMP (procesadores multinúcleo de un solo chip, comúnmente conocidos como multinúcleo) alguna vez parecieron proporcionar un futuro brillante para los procesadores, la cantidad de núcleos en los procesadores de uso general no ha aumentado tan rápidamente como muchos esperaban. En el futuro, muchos procesadores centrales y procesadores multinúcleo limitados se desarrollarán en paralelo para satisfacer plenamente las necesidades de entornos informáticos cada vez más diferenciados y complejos.

Multi-Core y Multi-Core limitado

Si bien CMP alguna vez pareció prometer un futuro brillante para los procesadores, la cantidad de núcleos en los procesadores de uso general no ha aumentado tan rápidamente como muchos. esperado.

Los requisitos de entornos informáticos cada vez más diferenciados y complejos son tan diferentes que cada vez resulta más difícil satisfacer las necesidades de diferentes segmentos del mercado con una sola arquitectura: las aplicaciones informáticas convencionales actuales no requieren decenas o incluso cientos de núcleos para proporcionar potencia informática en paralelo, es necesario proporcionar rendimiento de un solo subproceso en cada núcleo (aunque cada núcleo también puede admitir rendimiento de un solo subproceso).

Por otro lado, en el campo de la informática de flujo y SoC, los procesadores suelen realizar algunas tareas altamente paralelas y repetitivas, que requieren una estructura relativamente simple y una gran cantidad de unidades de función especial (SFU). Por otro lado, en los campos de la informática de flujo y SoC, los procesadores a menudo realizan algunas tareas paralelas y repetitivas. En este caso, una estructura relativamente simple y una gran cantidad de unidades de funciones especiales (SFU) pueden resolver eficazmente los problemas de eficiencia del trabajo. y consumo de energía.

Se puede concluir que el futuro mercado informático convencional (sobremesas, servidores y portátiles) requerirá un número limitado de arquitecturas multinúcleo y pondrá más énfasis en el rendimiento de un solo subproceso del núcleo, mientras que el multinúcleo -Las arquitecturas de núcleos (decenas o incluso cientos de núcleos) se utilizarán en entornos informáticos especiales, como la informática en streaming, HPC y SoC.

Este supondrá un antes y un después para los futuros procesadores Intel, los llamados procesadores de “núcleo grande” y de “núcleo pequeño”. El primero se basa en la arquitectura Core actual y busca un mejor rendimiento de un solo subproceso; el segundo se basa en el núcleo Atom y enfatiza un mayor paralelismo y un menor consumo de energía en el diseño.

En términos de ejecución de instrucciones, el "núcleo grande" usa ejecución fuera de orden, mientras que el "núcleo pequeño" usa ejecución en orden. La ejecución no secuencial, a diferencia de la ejecución secuencial, es una técnica en la que la CPU permite enviar múltiples instrucciones a las unidades de circuito correspondientes para su procesamiento en el orden especificado en el programa.

La ejecución fuera de orden es más efectiva para aumentar el IPC (es decir, aumentar el número de instrucciones que se pueden ejecutar por frecuencia de reloj) que la ejecución en orden. En términos generales, en el mismo ciclo de reloj, los núcleos fuera de orden ejecutan más instrucciones que los núcleos en orden, por lo que los procesadores que utilizan una arquitectura de ejecución fuera de orden tienen mayores capacidades informáticas de un solo núcleo. Sin embargo, los procesadores que utilizan el modo de ejecución fuera de orden tienen diseños de circuitos más complejos y un mayor consumo de energía del núcleo, lo que dificulta cumplir con los requisitos de diseño de los teléfonos móviles y algunas aplicaciones integradas que requieren un consumo de energía absolutamente bajo. Es lógico adoptar el modo de ejecución secuencial.

En el futuro, los procesadores multinúcleo y los procesadores multinúcleo limitados se desarrollarán en paralelo para satisfacer las necesidades de entornos informáticos cada vez más diferenciados y complejos. Los criterios para evaluar un procesador serán más complejos y es posible que no se juzguen por su velocidad de reloj o incluso por su IPC, sino específicamente por las características de su aplicación.

Nehalem: Bienvenidos a la era de los procesadores "modulares"

La arquitectura Core, que representa el "gran núcleo", será reemplazada por Nehalem en 2008.

De hecho, si solo nos fijamos en la estructura básica del núcleo del procesador, la diferencia entre Nehalem y Core no es grande. La mayor diferencia es la introducción de QPI (Quickpath Interface, interfaz de ruta rápida). arquitectura de interconexión. Es esta arquitectura de bus de interconexión punto a punto la que ha revolucionado las barreras de ancho de banda y latencia entre la CPU y los periféricos de alta velocidad a lo largo de los años, dando nueva vida al desarrollo de procesadores multinúcleo.

El procesador Nehalem de nueva generación se compone de componentes centrales y externos. El núcleo es en realidad un motor informático básico, y el núcleo externo son varios componentes lógicos que soportan el motor informático básico, incluido el controlador de memoria integrado. QPI y componentes de E/S correspondientes, fuentes de alimentación y relojes. A través de la arquitectura QPI, la parte del núcleo externo del procesador Nehalem puede adoptar un diseño modular flexible, y cada módulo se puede configurar de manera flexible de acuerdo con las diferentes necesidades del mercado, de modo que el diseño del módulo se pueda combinar de manera flexible después de cumplir con los requisitos del producto.

Aunque este diseño modular no reduce aún más el tamaño del procesador, acelera aún más el tiempo de comercialización del producto, porque el diseño modular puede cambiar la arquitectura del procesador más rápido y lanzarlo al mercado más rápido. Las soluciones de funcionalidad o diseño requeridas se integran en la arquitectura del procesador para lanzar nuevos productos que satisfagan las necesidades del mercado.

En el cuarto trimestre de este año, Intel lanzará por primera vez procesadores Nehalem para los principales mercados de servidores/estaciones de trabajo y computadoras de escritorio de alta gama. El código de desarrollo es Nehalem-EP y cada CPU admitirá hasta. 4C/8T (es decir, 4 núcleos/8 subprocesos), hasta 8 MB **** Disfrute de caché de nivel 3, incluidos dos enlaces QPI. El próximo año se lanzarán versiones para clientes móviles y de escritorio convencionales, también con 4C/8T y caché L3 compatible con ****, incluido Lynnfield con funcionalidad Northbridge incorporada para el mercado diferenciado de gama baja y un procesador Havendale con motor de visualización más integrado; seguido por el procesador Nehalem-EX para el mercado de MP (servidor multimódulo) de alta gama. Procesador dirigido al mercado MP (Multiplex Server) de gama alta con 8C/16T y cuatro enlaces QPI por CPU.

Según las pruebas internas de Intel, Nehalem-EP, diseñado con un controlador de memoria integrado, aumentará el ancho de banda de datos 4 veces en canales duales en comparación con el Harpertown Xeon actual utilizando FSB de 1600 MHz. Su mejora de rendimiento no se puede ignorar. .

QPI clave e interconexión completa

Son las características de QPI las que determinan la tendencia de modularización de los componentes del procesador. Su potencial para mejorar el rendimiento del procesador y la flexibilidad del diseño es aún mayor. Desde una perspectiva de diseño, el propósito de QPI es esforzarse por proporcionar suficiente ancho de banda para el núcleo del procesador y los componentes externos de alta velocidad, resolviendo así de manera efectiva los problemas de conexión de alta velocidad y retraso de memoria entre la CPU, la GPU y la red.

Tradicionalmente, el puente norte de un chipset conecta principalmente la GPU, la red, la memoria y otros componentes de alta velocidad, mientras que el puente sur conecta USB, teclado, mouse y otras E/S de menor velocidad. componentes. La aparición de QPI ha dividido gradualmente las funciones del Northbridge, debilitado gradualmente o incluso desaparecido las funciones del chipset, simplificó aún más el diseño de la placa base y la computadora avanzará gradualmente hacia el "chip único". "Aunque será un proceso gradual, la tendencia ya está surgiendo. Sin embargo, cabe señalar que QPI también está en proceso de desarrollo y madurez continuos. Para el número cada vez mayor de núcleos de procesador, todos los núcleos están conectados directamente a QPI. La interconexión completa de enlaces (además, cada núcleo también tiene un enlace QPI para E/S) será inevitable. A juzgar por la arquitectura Nehalem de primera generación anunciada por Intel, aún no se ha logrado la interconexión completa entre núcleos. La arquitectura madura gradualmente, este día parece no estar muy lejos.

El rendimiento sigue siendo el foco de atención

Basado en suposiciones sobre el número de núcleos, la frecuencia y el desarrollo de conjuntos de instrucciones como SSE/AVX, se infiere que el rendimiento de los procesadores de un solo núcleo alcanzarán 1GFlops el próximo año y superarán 1GFlops en 2011. 100GFlops, y se espera que alcancen 300GFlops en 2012...

En cuanto al desarrollo del rendimiento del procesador, Pang Sili, académico senior de Intel y El director de tecnología de la División de Empresa Digital dijo: "Intel continuará mejorando rápidamente los procesadores en el futuro. El rendimiento del procesamiento de un solo subproceso y, a través del conjunto de instrucciones SSE, los subprocesos y el número de núcleos mejorarán las capacidades de procesamiento paralelo del procesador". p>

Parece que no hay dudas, pero la gente naturalmente querrá saber cómo resolver el problema del consumo.

El control del consumo de energía se puede dividir en diferentes estados, como activo, inactivo, suspendido y en espera. A corto plazo, básicamente no hay espacio para reducir el consumo de energía activa. Además de adoptar diseños centrales más simples y eficientes, el crecimiento continuo del rendimiento parece haber ocupado el espacio limitado para la reducción del consumo de energía en el futuro. El consumo de energía de los procesadores se realizará principalmente mediante el control de su consumo de energía principal en condiciones de baja carga de trabajo o estado de suspensión, y el control del consumo de energía durante el procesamiento paralelo de múltiples núcleos se convertirá en un aspecto de atención.

Cómo organizar eficientemente los transistores en una determinada oblea semiconductora requiere que los seres humanos tengan suficiente sabiduría.

/div>